Destaques do produto
- Substrato: grafite isotrópica de grau semicondutor, ρ= 1,80 g cm³, cinza ≤20 ppm, tamanho de grão <5 µm.
- Camada CVD β-SiC: 50–200 µm, estrutura 3-C, densidade 3,2 g cm³, impurezas metálicas ≤5 ppm (Na, K, Fe cada <0,1 ppm).
- Acabamento superficial: Ra ≤0,3 µm como revestido; polimento final disponível até ≤0,05 µm.
- Classificação do ciclo térmico: 190–250 funciona entre 25 ℃ e 1.400 ℃ sem fragmentação ou >5% de perda de peso.
Vantagens proporcionadas pela rota integrada da HAROG
• Controle interno de ponta a ponta
Purificação, usinagem de precisão, revestimento CVD e metrologia realizados em um único campus de 80.000 ㎡; elimina a variação entre lotes causada por transferências de vários fornecedores.
• Projeto proprietário de forno CVD
Reatores autoconstruídos acomodam luminárias jumbo (até 1,2 m Ø), mantendo a uniformidade de espessura de ±5 µm e um suporte 'sem ponto de contato', evitando defeitos de sombra e reduzindo a contagem de partículas a jusante em >30%.
• Salas limpas classe 1.000/10.000
Revestimento, inspeção e embalagem executados sob fluxo laminar; garantindo que as peças atendam ao requisito de <10 partículas @ 0,2 µm por passagem de wafer para linhas epi de 300 mm.
• Conjunto de caracterização abrangente
XRD, SEM/EDS, ICP-MS, equipamento de choque térmico e forno de oxidação internos permitem validação completa da fase cristalina, estequiometria, densidade, resistência à flexão (150 MPa) e vida útil de choque térmico (≥190 ciclos) em cada lote; certificados acompanham cada remessa.
• Alavancagem de custo e prazo de entrega
A integração vertical mais a cadeia de fornecimento local reduz a entrega típica de CVD-SiC de 12 semanas para 4–6 semanas e reduz o COO em aproximadamente 25% em comparação com fontes dos EUA/UE, sem comprometer a pureza ou a vida útil do ciclo.
Parâmetros Técnicos
Folha de dados de peças de grafite revestidas com SiC de eletrólise de água da Harog
Parâmetro |
Unidade |
Dados |
Estrutura cristalina |
/ |
SiC 3-C |
Densidade aparente |
g/cm³ |
3.2 |
Espessura do revestimento |
μm |
Personalizado |
Conteúdo de impurezas |
ppm |
≤5 |
Uniformidade de espessura |
μm |
±5 |
Rugosidade |
μm |
≤3,0 |
Resistência à flexão |
MPa |
150 |
Módulo elástico |
GPa |
300 |
Ciclos de choque térmico |
correr |
190-250 |
Aplicações comprovadas em campo
• Si epi: susceptor de 36 bolsões para reatores de 300 mm – uniformidade T do wafer ±1 nm a 1.150°C, estendendo a vida útil do portador epi para >200 µs.
• SiC epi: portadores de wafer simples e múltiplos suportam temperatura ambiente de 1.650°C e 100 mbar H₂; 200 execuções antes do novo revestimento, correspondendo às longas execuções exigidas pelas fábricas de dispositivos de potência SiC de 200 mm.
• MOCVD (LED): suportes planetários de 18 e 36 wafers mantêm o nivelamento da bolsa <10 µm, permitindo uniformidade de comprimento de onda σ<1 nm para GaN de alto brilho.
• Implante iônico e RTP: aberturas de feixe, anéis de borda e susceptores de rampa rápida sobrevivem a carga instantânea de 1 kW cm⁻² com erosão <0,5 µm por 100 h, reduzindo a geração de partículas e a dose de metal pela metade em comparação com grafite puro.
• Solar, aeroespacial e nuclear: aquecedores, cadinhos e suportes de cadinhos customizados se beneficiam do ganho de peso de oxidação do revestimento <1 mg cm² após 100 h a 1.200°C no ar.
Ao fundir uma camada CVD-SiC ultrapura com um núcleo de grafite usinável e de alta condutividade - e ao controlar todas as etapas críticas sob o mesmo teto - a tecnologia HAROG fornece peças revestidas com SiC que estendem o tempo de atividade da ferramenta, estreitam as janelas do processo e atendem aos orçamentos de contaminação de nós abaixo de 3 nm, tudo com prazos de entrega mais curtos e custos mais baixos.
